#### JP 404254346 A SEP 1992

m

(54) TESTING EQUIPMENT OF SEMICONDUCTOR ELEMENT

(11) 4-254346 (A) (43) 9.9.1992 (19


(21) Appl. No. 3-9654 (22) 30.1.1991

(71) MATSUSHITA ELECTRON CORP (72) MINOBU KUNITOMO

(51) Int. Cl<sup>5</sup>. H01L21/66,G01R31/26,G01R31/28

PURPOSE: To obtain an excellent testing equipment of semiconductor element which is capable of voltage application test at a high temperature for finding initial defects of a semiconductor element, without generating deformation and damage to a protruding electrode formed on the semiconductor element.

CONSTITUTION: A circuit board 1 on which electrode terminals 6 for electric connection with a semiconductor element 2 having protruding electrodes 4, and a pressing means 7 for pressing the semiconductor element 2 arranged on the circuit board 1 from above said element are installed. The circuit board 1 is a low thermal expansion ceramic board of mullite sintered body or aluminum nitride sintered body. The electrode terminal 6 is equipped with a recessed part 5 for accommodating the protruding electrode 4 of the semiconductor element 2.



324/765

This Page Blank (uspto)

(19)·日本国特許庁 (JP)

### (12) 公開特許公報(A)

(11)特許出顧公園番号

特開平4-25434

…(43)公開台 平成4年(1992)9月9日


(51) Int.Cl.5	美別記号 庁内整理番号	FI - 4083 G G D0	技術表示值所
H01L 21/66	B 7013-4M	人名英格兰克克 化 野區	
G 0 1 R 31/26	H 8411-2G	化油 人名英格兰	
31/28	• • •		, ,
HOIL 21/66	D 7013-4M		
A STATE OF THE STA	6912-2G	G01R 31/28	K
	·	できる。 <b>審査請求</b> に装請求	
(21) 出面会号 特別	[平3-9654	(71)出版人 000005843	'
	77% g * 77	1	式会社
(22)出國日 等平成	3年(1991)1月30日	《 5 · 2 · 2 · 2 · 大阪府門真市大	•
	医二氢亚乙基 (基础外达)。	(72)発明者 風友 美信	蘇爾部部上帝できること
	ន្ត្រី       ។ 2    ប៉ុន្តែ២ខ្ទុំទី២	大阪府門真市大	
,为4000000000000000000000000000000000000	\$P\$小梅莎尔 ( ) 人数数数多数。	1. 1. 1. 工業株式会社内	Maria de la deservación de la companya della companya de la companya de la companya della compan
古香之中 进汽 经银色	V. 多然对实际上的毒病部。	<b>得45代理人。并理由: 小報後</b>	测 : (外2名)
- 製造時期 - 172773		でありるとはでは同時構造室	物理器の10人で 14
素がい さなたも野野店	លែល ខណៈខណៈ កែលគ្នា។ 🖯	12年子の電路に対象を置らば	最级产建铁人身 2000000000000000000000000000000000000
Signature of the second	一 一 一 一 主意基本工	《 乙酰酰胺後回酰胺医温力	20 A
ार कृत्य <b>भूता १७ ४</b> ००	1. 人名英格兰 医皮肤病 化二	1 ちょくかけいのし棒旋第2	選生会 5名マミコ だれ
15.00 T - 14.00季11.40 1.		「第五字以四字」出答式。由本	心臓鬼変 にんさきおう 一二
the same of the same	カー・ファクラム かまり乗り	3. 通常大學學以圖卷表 1. 共	y - # - 2 - 1
1	数十二十二年第二十二年十二	一	graphic

#### (54) 【発明の名称】 半導体素子の試験装置

#### (57)【要約】

【目的】 半導体業子の上に設けられた突起電極に変形 や損傷を起こすことなく半導体素子の初期不良を見いだ すための高温電圧印加試験ができる優れた半導体素子の 試験装置を提供する。

【構成】 突起電価4を有する半導体素子2と電気的接続を行うための電価端子6が形成された回路基板1と、回路基板1の上に設置された半導体素子2をその上方から押圧する圧着手段7とを有し、回路基板1がムライト質境結体または窒化アルミニウム焼結体等の低熱膨張セラミック基板であり、かつ電価端子6には半導体素子2の突起電極4を収納するための凹部5を設けた。



(2)

特開平4-254346

#### 【特許請求の範囲】

【請求項1】突起電極を有する半導体素子と電気的接続 を行うための電極端子が形成された回路基板と、前記回 路基板の上に設置された半導体素子をその上方から押圧 する圧着手段とを有し、前記回路基板がムライト質焼結 体または窒化アルミニウム焼結体等の低熱膨張セラミッ ク基板であり、かつ前記電極端子には前記半導体素子の 突起電極を収納するための凹部を設けた半導体素子の試

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は突起電極を有する半導体 兼子を実装用基板にフリップチップ実装する前に半導体 秦子を試験するための半導体素子の試験装置に関する。

【従来の技術】一般に半導体素予は初期不良を見いだす ために高温で電圧印加試験を行っている。この半導体装 置は半導体素子を収納容器にパッケージしたものであ る。しかしながら、近年高密度実装のために行われてい るフリップデップ法に代表される半導体素子の直接実装 では上記の高温での電圧印加試験が行われないか、また は半田等の接合材料で半導体素子の電標と試験装置を接 続して試験を行っていた。そのため試験後に試験装置か ら半導体素子を取り出す際に再加熱しなければならず、 突起電極を形成する金属の半田への溶出、または突起電 極への半田の残留現象が発生し、実装後の信頼性を低下 させていた。この問題を解決するために半田による接続 ではなく、半導体素子を回路基板へ圧着する方法が検討。 されている.

#### [0003]

【発明が解決しようとする課題】しかしながら上記の従 来の構成では、半導体素子の試験装置に用いられている 回路基板はガラス繊維入りエポキシ等の樹脂材料または アルミナ等の絶縁基体であり、半導体素子を構成するシ リコンの熱態張係数と比較して大きな熱膨張係数を有し ている。そのためこれら絶縁基体からなる回路基板を半 導体素子の試験装置に使用し、半導体素子を圧着方法に て搭載した場合、搭載時と試験時の加熱による温度差に よる半導体素子および回路基板の相対的位置ずれに起因 する半導体素子と回路基板の電気的接続不良や突起電極 の変形が発生するという課題を有していた。

【0004】本発明は上記従来の課題を解決するもの で、半導体素子の上に設けられた突起電極に変形や損傷 を起こすことなく半導体素子の初期不良を見いだすこと のできる半導体素子の試験装置を提供することを目的と

#### [0 0 0 5 1

【課題を解決するための手段】この目的を達成するため に本発明の半導体素子の試験装置は、突起電極を育する

れた回路基板と、回路基板の上に設置された半導体素子 をその上方から押圧する圧着手段とを有し、回路基板が ムライト質焼結体または窒化アルミニウム焼結体等の低 熱鬱張セラミック基板であり、かつ電極端子には半導体 素子の突起電極を収納するための凹部を設けた構成を有 している。

[0006]

【作用】この構成によって、温度変化による試験用の回 路基板と半導体素子の相対的位置ずれの発生に起因する 10 電気的接続不良や半導体素子の上に設けられた突起電極 の変形や損傷を起こすことなく半導体素子の初期不良を 見いだすことができる。

[0007]

【実施例】以下本発明の一実施例について、図面を参照 しながら説明する。

【0008】図1は本発明の一実施例における半導体素 子の試験装置の断面正面図である。図 1 において、1 は 低熱鬱張係数のセラミック焼結体からなる絶縁基体、2 は半導体素子、3は高融点金属からなる導体層、4は半 導体素子2の突起電極、5は基板電極の凹部、6は金め っきを施した電極端子、7は圧着手段である。絶縁基体 1の主面には半導体素子2の突起電機4に対応した位置 に突起電艦4の高さより 1 0 μ m ~ 3 0 μ m 浅い深さ で、突起電極4より大きい内径を有する凹部5が設けら れている。また凹部5の底面には突起電極4との良好な **電気的接続を得るために2μm以上の厚さの金めっき層** が施され、電極端子6を構成している。この電極端子6 は導体層3を通じて絶縁基体1の端部に電気的に引き出 されている。変数添加、下記点数。 (mail perso)

【0009】絶縁基体1は、ムライト(A1201・2S i 0:) 粉末に焼結助剤 (Si 0:, Mg 0, Ca 0) を 添加し、さらにポリマーを添加混合してシート状に形成 した上に高融点金属粉末からなる導電性ペーストをスク リーン印刷し、加圧積層後に約1500~1700℃の 還元雰囲気中で焼成することにより形成される。基板電 種の凹部3はシート成形時にプレス金型で最上層のシー トに孔を打ち抜いておくことにより形成される。

【0010】以上のような半導体素子の試験装置を用い て、1MbitのDRAMを高温電圧印加試験を行った例に ついて説明する。DRAMはそのチップサイズが4.3 8 mm×11.63 mmで厚さが0.4 mmで、電極数は20 のものである。この電極の上にAuワイヤ(直径30μ m) を用いたボールボンディング法により突起電極4を 形成する。このような半導体素子2を絶縁基体1に設置 する。この時、突起電極4を絶縁基体1の凹部5に一致 させ、圧着手段7としてクリップを使用して半導体素子 2を圧蓄する。半導体素子2の突起電極4は絶縁基体1 の外辺に設けられたタブを介して外部電源に接続され る。このようにして、半導体素子2は2.5 Vの電圧が 半導体素子と電気的接続を行うための電極端子が形成さ 50 印加された状態で125 でに保持された電気オーブン中。

特別平4-254346

[銀線] [新春]

に48時間放置される。その後、クリップをはずして半 導体素子2を絶縁基体1より取り外し、電気的特性を測 定した後不良の半導体素子2を除去する。良品の半導体 、 素子2は実装基板へ半田付けなどにより実装される。半 導体素子2を実装した実装基板について電気的検査を行 い、さらに高温での電圧印加試験を行う。

【0011】 (表1) に半導体素子の試験装置に用いた\*

\*基板の種類と半導体素子の接合法に対して、半導体素子 の段階での試験結果(表1では1次と記ず)、実装基板 への半田付け後の不良内容、実装基板としての試験結果 1. 医多类 (1. 5.) (表1では2次と記す)を示した。 机聚合氯 参一套 [0012]

【表1】

_		744H0	AMERICAN (DEC)	######################################		AND THE STATE OF T	
	MARK	#7 <b>0</b> 00	****			日本	<b>448377</b>
1	1911		19A93 X	over oxio	0/82 090	04EZ (0ED	0/8E (SE)
2	4941	THI	. 21/60	6/19	8	945 (020	0/65 600
,	がない。	··· 1528	15/100	94M	<b>9/84</b>	000	620
4	TACH,	<b>1788</b>	19/100	(EE)	-041 .t. 460	6.60 6.60	0.03
5	78/1					2/0	iara na
•	TART	NO.	970	Marie Marie		5/B	U.60
7	<b>ド7回</b> 人分 <b>ま</b> り	12.0	9	9 755 (SED)		5/2 0.00	19/12 080
8	<b>177回社</b> 人 <b>937</b> か	780	5/100	3/95 32.60	0/10	7764 (18.50)	20/GI CSI.220

[0013]

【表2】

10,	英国日内の政策や間Eが行行されてまる。 不見品であるべき男子が不見に立らなかった間	を考しく 50m した 第十章		
1	c	0		
2	0	6		
3	C	0		
4	0	9		
5	10	7		
6	1	it		
7	. 18	30		
8	20	31		

【0014】 (表1) に示す絶縁基体1としてはムライ ト焼結体、窒化アルミニウム焼結体および比較としてア ルミナ焼結体、ガラス繊維入りエポキシ基板を用い、半 導体素子2の状態での試験時の接続方法としてはクリッ プによる圧着と半田による接続を用いた。(表1)およ び(表2)に示すように、アルミナ焼結体またはガラス 繊維入りエポキシの基板に圧蓄法により半導体素子2を 搭載して高温電圧印加試験(1次)を行った場合、試験 後の半導体素子2の不良の発生率は低いが、実装基板へ の実装後または実装基板での高温電圧印加試験 (2次) の実施後の半導体素子2の不良率は極めて高い。このこ とは1次の高温電圧印加試験中に半導体素子2に電圧が 50 に変形や損傷を起こすことなく半導体素子の初期不良を

十分に印加されなかったこと、すなわち突起電極4と電 極端子6との接続が十分でなかったことを示している。 [0015]

【発明の効果】以上のように本発明は、突起電極を有す る半導体素子と電気的接続を行うための電極端子が形成 された回路基板と、回路基板の上に設置された半導体素 子をその上方から押圧する圧着手段とを有し、回路基板 がムライト質焼結体または窒化アルミニウム焼結体等の 低熱膨張セラミック基板であり、かつ電極端子には半導 体素子の突起電極を収納するための凹部を設けた構成と することにより、半導体素子の上に設けられた突起電極

(4)

特開平4-254346

· 10、中心就要感觉,于"我数据。"(10)(10)(10)(10)

見いだすことのできる優れた半導体素子の試験装置を実 現できるものである。

【図面の簡単な説明】

【図1】本発明の一実施例における半導体素子の試験装置の断面正面図。

【符号の説明】

1 絶縁基体 (回路基板)

2 半道体表子

4 突起電極

5 四部

6 電極端

7 圧着手段

THE SA SA

**現在正正に関われています。**まだったイダスを改 4克品ではよれき事業とも見じないなか。この